

2025 年计算机组成原理书面作业

第一单元

1. 以下不是冯诺依曼体系结构的核心思想是（ ）。
 - A. 存储程序
 - B. 指令和数据分开存储
 - C. 顺序执行指令
 - D. 采用二进制形式表示数据和指令给定
2. 两个 8 位补码表示的整数 $A=0x0E$, $B=0xFF$, $SUM=A+B$, A、B 以及 SUM 的十进制真值是（ ）。
 - A. $A=14$, $B=255$, A+B 的机器数溢出
 - B. $A=14$, $B=255$, $SUM=269$
 - C. $A=-2$, $B=-1$, $SUM=-3$
 - D. $A=14$, $B=-1$, $SUM=13$
3. 下列 RISC-V 的伪指令, 无法被用一条硬件指令完成的是（ ）。
 - A. `li t0, 16384`
 - B. `mv t0, t1`
 - C. `nop`
 - D. `j label`
4. 已知带符号整数用补码表示, float 型数据用 IEEE 754 标准表示, 假定变量 x 的类型只能是 int 或 float。当 x 的机器数为 $0xFFFFFFFF$ 时, x 表示的 int 值为_____, float 值为_____。
5. 在 RV32I 里, B-格式分支指令立即数是 12 位, 实际最多可跳_____条指令。
6. 由 x 个 1 和 y 个 0 组成的 $x+y$ 位补码, 能表示的最小整数是_____。
7. 按照布斯乘法的规则, 使用 6 位整数来计算 $(-4) \times 5$ 。(务必写过程)

第二单元

1. 下列做法不能提高流水线处理器的 IPC 的是（ ）。
A. 实现数据旁路 B. 提高时钟频率 C. 实现两位分支预测器 D. 优化分支预测算法
2. 在流水线处理器中，“分支目标缓冲”（BTB）指的是（ ）。
A. 存储分支指令的操作码
B. 存储分支指令的跳转目标
C. 存储分支指令的条件
D. 存储分支指令的执行状态

3.

陈小康同学在学习 RISC-V 时，编写了以下的 RISC-V 汇编代码。

```
addi a0, x0, 0
addi a1, x0, 1
addi t1, x0, 19
```

loop:

```
add a2, a0, a1
addi a0, a1, 0
addi a1, a2, 0
addi t1, t1, -1
bne t1, x0, loop
addi a0, a1, 0
addi t2, x0, 256
sw a0, 0(t2)
```

回答以下问题：

1) 请简述这段代码的功能。

2) 陈小康实现的五级流水线处理器主频为 50 MHz，实现了所有数据旁路，实现了写回（Write Back）的数据缓存和指令缓存，命中时可在当周期内返回结果，遇到分支指令时 IF 段将 stall，直到分支指令 EXE 阶段获得的跳转地址后，从 EXE 阶段 ALU 的输出获取 PC 进行下一条指令的取指。假设数据缓存和指令缓存全部命中，则他的处理器运行这段代码需要多长时间？（写出计算过程）

3) 陈小康同学发现此时执行分支指令的开销较大。为了减小开销，陈小康同学实现了动态分支预测，在 IF 阶段用 BTB 记录指令地址到分支预测跳转地址的映射，在第一次遇到分支指令时将跳转地址写入到 BTB 中，假设 BTB 足够大不会发生替换，BTB 中已经记录的地址也不会被更新。

在分支预测算法层面，对于 bne, beq 等有条件跳转指令，采用两位分支饱和计数器预测算法，初始状态为 00；对于 jal 和 jalr 这种无条件跳转指令，永远预测为跳转。BTB 可一个周期内读出结果，IF 阶段可取完指令 a 后的下一个周期直接根据 BTB 中的信息取指令 b。则按上述策略实现分支预测后，程序的运行时间大约减少多少？

4) 陈小康同学发现，在按上述方法实现分支预测后，多次调用同一函数，会返回到不正确的地址，请你帮他找出原因（不超过 50 字）。


4.

陈小康同学在编写 RISC-V 汇编的时候，忘记维护调用栈，于是他想向 RISC-V 指令集中也添加栈控制指令，并在自己设计的 CPU 中加入如下的两条额外指令：

31:25	24:20	19:15	14:12	11:7	6:0	指令名称
0000000	rs2	rs1	000	rd	0001011	PUSH
imm[11:0]		rs1	001	rd	0001011	POPRET

其中，PUSH 指令的功能是向栈中推入数据，rs1 为栈指针，将移动后的栈指针存入 rd，并将 rs2 中的数据存入移动后的栈指针对应的地址中。POPRET 指令的功能则是弹出栈中的返回地址并维护栈指针。具体地，执行该指令时需要先对立即数进行符号扩展获得 imm；之后将 rs1+imm 作为地址，读取返回地址 ra，并跳转到 ra；最后将栈指针改为 rs1+imm，完成栈弹出。

1) 陈小康同学针对这两条新指令，基于单周期 CPU 的数据通路和控制信号设计调整了部分控制信号，如下图：




请根据这张图，帮助陈小康同学完成下面的控制信号设计表：

指令	PCSel	ImmSel	RFWEn	BSEL	ASel	ALUSel	PushOff	MemRW	WBSel
ADD	0	/	1	1	0	ADD	/	0	1
PUSH		/	1			ADD			
POPRET			1			ADD	/		

注：1. ImmSel 填入指令类型（R, I, S, B, J, U）

2. PushOff 使用 8 位 16 进制表示，可以省略前导 0（如 0xABCDABCD）

2) 陈小康同学根据上述的单周期 CPU，开始了流水线 CPU 的设计。数据通路图如下：



- a) 陈小康同学发现现在的 PC Mux（通路图中最左侧的多路选择器）受到两个在不同流水段的信号控制。他有些绕不过来这些控制信号的优先级关系了。请根据流水线中的指令和部分控制信号的情况，给出在**当前周期**的控制信号表。

流水线段寄存器和 PC 寄存器的工作逻辑如下：

```

1. always_ff @(posedge clk_i) begin
2.     if(rst_i) begin
3.         复位逻辑;
4.     end else if(stall_i) begin
5.         什么都不做（让寄存器维持原来的输出）;
6.     end else if(bubble_i) begin
7.         将寄存器输出设置为气泡;
8.     end else begin
9.         将寄存器的输出设置为输入值;
10.    end
11. end

```

注意，本题中不允许流水线段寄存器同时激活 **stall** 和 **bubble**。同时，请尽量让流水线运转，填入尽可能少的 **stall**。使用 0 表示不 **stall** 且不 **bubble**。

例子：

IF	ID	EX	MEM	WB
A（访存完成）	B	beq（跳转）	D（不跳转，访存完成）	E

PC Mux	PC	IF/ID	ID/EX	EX/MEM	MEM/WB
1	0	bubble	bubble	0	0

解释：IF 和 MEM 段访存完成，EX 发生跳转，应该清除 IF 和 ID 段原有的指令。

序号\流水段	IF	ID	EX	MEM	WB
1	A（访存完成）	B	beq（跳转）	POPRET（访存完成）	E
2	A（访存完成）	B	POPRET	beq（跳转）	E
3	A（访存未完成）	B	beq（跳转）	POPRET（访存未完成）	E

序号	PC Mux	PC	IF/ID	ID/EX	EX/MEM	MEM/WB
1						
2						
3						

- b) 由于加入的 PUSH 指令需要访问存储器，陈小康同学担心 PUSH 指令会引入额外的类似 **load-use** 的数据冲突，但是他又想不清楚什么情况会发生冲突，只能让你帮他进行分析。假定流水线 CPU 实现了所有可能的数据前传。请问 PUSH 会不会导致 **load-use** 数据冲突，请对 PUSH 的 rd/rs1/rs2 寄存器单独进行分析。如果会发生，请给出一个可能的指令序列，给出执行结果错误的指令位于 EX 段时的流水线情况，并进行解释。如果不会发生，请解释原因。

第三单元

1. 下列关于磁盘和固态硬盘 SSD 的说法，错误的是（ ）。
 - A. 磁盘的读写延迟一般是毫秒级别，SSD 的读写延迟一般是微秒级别
 - B. 磁盘的读写需要寻道和旋转
 - C. SSD 的读写需要经过逻辑地址到物理地址的转换
 - D. SSD 的读是在 page 粒度进行的，写是在 block 粒度进行的
2. 在 RISC-V 架构的 M 模式异常处理中，在非向量模式下以下说法正确的是（ ）。
 - A. 异常发生时，mtvec 指向导致异常的指令
 - B. 异常发生时，mstatus 中的 MIE 位被置为 1，并允许中断处理
 - C. 异常发生时，mepc 被置为 mtvec
 - D. 异常发生时，pc 被置为 mtvec
3. RISC-V 中，mret 指令执行后，以下说法不对的是（ ）。
 - A. 恢复程序计数器
 - B. 恢复特权态
 - C. 清除异常原因
 - D. 恢复中断使能状态
4. 在中断处理程序中，为了确保在处理中断期间不被其他中断打断的步骤是（ ）。
 - A. 禁用所有中断
 - B. 屏蔽低优先级中断
 - C. 保存现场
 - D. 恢复现场
5. 用 4 块磁盘组成了 RAID5 阵列，对磁盘的空间利用率为_____%，与 RAID1 相比更____（高/低）。
6. 某企业级 SSD 有 3650 个闪存块，每块 2MB，写入粒度 4KB，在 5 年质保期内提供 1DWPD（每天可以全盘写入 1 次）。请问其中每个闪存块最少能被擦除____次？

第四单元

1. 若设备采用周期挪用 DMA 方式进行输入输出,每次 DMA 传送的数据块大小为 512 字节,相应的 I/O 接口中有一个 32 位的数据缓冲寄存器,对于数据输入过程,下列叙述中错误的是 ()。

- A. 每准备好 32 位数据, DMA 控制器就发出一次总线请求
- B. 相对于 CPU, DMA 控制器的总线使用权的优先级更高
- C. 在每个数据块的传送过程中, CPU 不可以访问主存储器
- D. 数据块传送结束时,会产生“DMA 传送结束”的中断请求

2. 以下不支持热插拔功能的接口标准有 ()。

- A. PS/2
- B. SATA
- C. PCIe
- D. USB

3. 某 4 路组相联缓存,共有 64 个大小为 16B 的缓存行,已知初始 cache 为空。对以下访存序列: 0x30, 0x40, 0x50, 0x60, 0x30, 0x40, 0x70, 0x80, 0x30, 0x40。若使用 LRU 替换算法,则缓存命中率为_____,若使用 FIFO 替换算法,则缓存命中率为_____。

4.

陈小康同学在完成大实验的过程中,先完成了一个支持数据旁路的流水线 CPU,分支指令在 ID 段进行比较和跳转地址计算,寄存器堆本身支持前传。他发现访存的延迟对他的处理器的性能带来了极大影响。具体来说,他的处理器访问一次 SRAM 需要 5 个周期。他想通过一些办法减小访问内存的开销。

1) 陈小康同学认为,这样导致流水线中总是只有一条有效的指令,这样流水线处理器和多周期处理器就没有区别了。他的想法正确吗?请说明理由(不超过 50 字)。

2) 陈小康同学想先通过减少内存访问周期数提高性能。通过一些方式,他将访问一次 SRAM 的时间减少到了 2 个周期,但此时他无法通过之前可以通过的测试了。他推测可能是数据旁路的问题,请你帮他至少找出两条可能出现问题的数据旁路(已知寄存器堆内部的前传没有问题)。

3) 陈小康同学的折腾不够有效,他的队友实现了 CPU cache,分为两部分,分别称为 small cache 和 main cache。主存中被访问的数据进入 small cache, small cache 中被再次访问的数据会进入 main cache。



下面是数据读取过程:

1. CPU 用地址 `addr` 检索 main cache, 如果 `tag` 匹配, 则将对对应数据传递给 CPU。
 2. 如果 `tag` 不匹配, 则用 `addr` 检索 small cache。如果 `tag` 匹配, 则将对对应数据传递给 CPU, 同时写入 main cache, 替换掉 main cache 中的对应行。另外, main cache 中被替换的脏数据会被写回主存。
 3. 如果 small cache 与 main cache 中均没有 `addr` 对应的数据, 则从主存中读取数据, 替换 small cache 中的对应行。
- small cache 和 main cache 是互斥的, 即一条 `addr` 对应的数据在 small cache 和 main cache 中最多出现一次。

(1) 内存访问序列：假设 small cache 是全相联，main cache 是直接映射，缓存行大小为 4B；small cache 包含 2 个缓存行，main cache 包含 8 个缓存行，缓存替换策略均为 FIFO。对以下访存序列（地址 addr 为 8 位），请写出两个 cache 的 Tag 和命中状态（Y 和 N，表中给出了前 3 次访问的情况，访问地址均为物理地址，下表用 16 进制填写）

Addr	Small cache			Main cache								
	L0	L1	Hit?	L0	L1	L2	L3	L4	L5	L6	L7	Hit?
00	0		N									N
04	0	1	N									N
04	0		Y		0							N
44												
00												
18												
04												
14												
24												
20												
24												

(2) 虚拟内存：采用两级页表，将 8 位的虚拟地址映射到 8 位的物理地址，页面大小为 16 字节，每张页表大小与页面大小相同，每个页表项大小为 4 字节，两级虚页号（VPN）均为 2 位，整个页表按照一级页表、第 1 张二级页表、...、第 n 张二级页表的顺序连续存放，页表起始地址位于物理地址 00 处。页表维护恒等映射（物理地址=虚拟地址）。请补全如下物理地址存放的页表项：

一级页表（部分项）

页表项所在物理地址	页表项对应 VPN[1] (16 进制)	页表项对应 PPN (16 进制)
00	0	
04	1	
0C		

二级页表（部分项）

页表项所在物理地址	页表项对应 VPN[1] (16 进制)	页表项对应 VPN[0] (16 进制)	页表项对应 PPN (16 进制)
10	0	0	0
20	1	0	
4C			

(3) 虚拟内存下的 cache：现采用(1)中 cache 与(2)中页表以支持虚存，cache 采用 physical index、physical tag，访问页表过程需经过 cache，访问虚拟地址序列为 00 - 18 - 2C，请写出物理地址访问序列、cache 最终状态（缓存初始为空，不考虑页面访问权限，无 TLB）。例如，对于 00 的访问序列为：(00 - 10 - 00)。